1.Add for hardware test

wujiazhi

2024-06-07 d0cca79a4aa7efce979c6aed275fe1bb75af4cc4

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
ELF



(
˜å4(wt@ºpGÀºpGµFHhÀ!ˆC
I`FhÀ!CI`I Fÿ÷þÿIpFx}!ÉHCI€½$@@B
FJˆJCKZa"šaFi
#CKa¿JiÂÒ*Ð
"@*ôÐJiRRKa"šapGàà
FJxJCKZa"šaFi
#CKa¿JiÂÒ*Ð
"@*ôÐJiRRKa"šapGààì
..\\Hardware\\DELAY\\delay.cComponent: ARM Compiler 5.06 update 6 (build 750) Tool: armasm [4d35ec]F:\work\Project\SZV10X_Test\SZV103_FM33A0xxEV_Hard_Test\KEIL_MDKARM__asm___7_delay_c_f6a9c549____REV16P9

 




..\\Core\\Include\\core_cminstr.h
‹



ì
..\\Hardware\\DELAY\\delay.cComponent: ARM Compiler 5.06 update 6 (build 750) Tool: armasm [4d35ec]F:\work\Project\SZV10X_Test\SZV103_FM33A0xxEV_Hard_Test\KEIL_MDKARM__asm___7_delay_c_f6a9c549____REVSHP9

 




..\\Core\\Include\\core_cminstr.h
š



0ÿÿÿÿarmcc+
| 
    
0ÿÿÿÿarmcc+
| 
    
(ÿÿÿÿarmcc+| 
8A~„Ž
(ÿÿÿÿarmcc+| 
F(ÿÿÿÿarmcc+| 
F¼
..\Hardware\DELAY\delay.cComponent: ARM Compiler 5.06 update 6 (build 750) Tool: ArmCC [4d3637]F:\work\Project\SZV10X_Test\SZV103_FM33A0xxEV_Hard_Test\KEIL_MDKARMØ..\Hardware\DELAY\delay.cComponent: ARM Compiler 5.06 update 6 (build 750) Tool: ArmCC [4d3637]F:\work\Project\SZV10X_Test\SZV103_FM33A0xxEV_Hard_Test\KEIL_MDKARMYfac_us8
Yfac_msG
ð..\Hardware\DELAY\delay.cComponent: ARM Compiler 5.06 update 6 (build 750) Tool: ArmCC [4d3637]F:\work\Project\SZV10X_Test\SZV103_FM33A0xxEV_Hard_Test\KEIL_MDKARM8?ò

delay_init
8isysclkfreW
"ø..\Hardware\DELAY\delay.cComponent: ARM Compiler 5.06 update 6 (build 750) Tool: ArmCC [4d3637]F:\work\Project\SZV10X_Test\SZV103_FM33A0xxEV_Hard_Test\KEIL_MDKARMF?÷

delay_ms
FimsW
XtempW

P"ø..\Hardware\DELAY\delay.cComponent: ARM Compiler 5.06 update 6 (build 750) Tool: ArmCC [4d3637]F:\work\Project\SZV10X_Test\SZV103_FM33A0xxEV_Hard_Test\KEIL_MDKARMF?÷

 delay_us
FiusW
XtempW

P"<0
 




..\Hardware\DELAY\delay.c

d1 




..\Hardware\DELAY\delay.c


,,,
2


x1 




..\Hardware\DELAY\delay.c


&,&,



x1 




..\Hardware\DELAY\delay.c

 
&,&,



}––8}
P8
TF}––
PF
QF}––
PF
Q
__DATE__ "Jun  7 2024"
__TIME__ "08:47:38"
__STDC__ 1
__STDC_VERSION__ 199901L
__STDC_HOSTED__ 1
__STDC_ISO_10646__ 200607
__EDG__ 1
__EDG_VERSION__ 407
__EDG_SIZE_TYPE__ unsigned int
__EDG_PTRDIFF_TYPE__ int
__GNUC__ 4
__GNUC_STDC_INLINE__ 1
__GNUC_MINOR__ 7
__GNUC_PATCHLEVEL__ 0
__VERSION__ "4.7 (EDG gcc mode)"
__CHAR16_TYPE__ unsigned short
__CHAR32_TYPE__ unsigned int
__USER_LABEL_PREFIX__ 
__CHAR_UNSIGNED__ 1
__WCHAR_UNSIGNED__ 1
__SIZE_TYPE__ unsigned int
__PTRDIFF_TYPE__ int
__WCHAR_TYPE__ unsigned short
__WINT_TYPE__ unsigned short
__INTMAX_TYPE__ long long
__UINTMAX_TYPE__ unsigned long long
__sizeof_int 4
__sizeof_long 4
__sizeof_ptr 4
__ARMCC_VERSION 5060750
__TARGET_CPU_CORTEX_M0 1
__TARGET_FPU_SOFTVFP 1
__TARGET_FPU_SOFTVFP 1
__MICROLIB 1
__UVISION_VERSION 525
_RTE_ 1
__VTOR_PRESENT 1
__CC_ARM 1
__arm 1
__arm__ 1
__TARGET_ARCH_6S_M 1
__TARGET_ARCH_ARM 0
__TARGET_ARCH_THUMB 3
__TARGET_ARCH_A64 0
__TARGET_ARCH_AARCH32 1
__TARGET_PROFILE_M 1
__TARGET_FEATURE_HALFWORD 1
__TARGET_FEATURE_THUMB 1
__TARGET_FEATURE_DMB 1
__TARGET_FEATURE_EXTENSION_REGISTER_COUNT 0
__APCS_INTERWORK 1
__thumb 1
__thumb__ 1
__t32__ 1
__OPTIMISE_SPACE 1
__OPTIMIZE_SIZE__ 1
__OPTIMISE_LEVEL 0
__SOFTFP__ 1
ô¿delay_initü¿delay_msü¿delay_us
!

%

.


#$%

__stdint_h 
__ARMCLIB_VERSION 5060037
__INT64 __int64
__INT64_C_SUFFIX__ ll
__PASTE2(x,y) x ## y
__PASTE(x,y) __PASTE2(x, y)
__INT64_C(x) __ESCAPE__(__PASTE(x, __INT64_C_SUFFIX__))
__UINT64_C(x) __ESCAPE__(__PASTE(x ## u, __INT64_C_SUFFIX__))
__LONGLONG long long
#__STDINT_DECLS %__CLIBNS
,__CLIBNS 
yINT8_MIN -128
zINT16_MIN -32768
{INT32_MIN (~0x7fffffff)
|INT64_MIN __INT64_C(~0x7fffffffffffffff)
INT8_MAX 127
€
INT16_MAX 32767

INT32_MAX 2147483647
‚
INT64_MAX __INT64_C(9223372036854775807)
…
UINT8_MAX 255
†
UINT16_MAX 65535
‡
UINT32_MAX 4294967295u
ˆ
UINT64_MAX __UINT64_C(18446744073709551615)

INT_LEAST8_MIN -128
Ž
INT_LEAST16_MIN -32768

INT_LEAST32_MIN (~0x7fffffff)

INT_LEAST64_MIN __INT64_C(~0x7fffffffffffffff)
“
INT_LEAST8_MAX 127
”
INT_LEAST16_MAX 32767
•
INT_LEAST32_MAX 2147483647
–
INT_LEAST64_MAX __INT64_C(9223372036854775807)
™
UINT_LEAST8_MAX 255
š
UINT_LEAST16_MAX 65535
›
UINT_LEAST32_MAX 4294967295u
œ
UINT_LEAST64_MAX __UINT64_C(18446744073709551615)
¡
INT_FAST8_MIN (~0x7fffffff)
¢
INT_FAST16_MIN (~0x7fffffff)
£
INT_FAST32_MIN (~0x7fffffff)
¤
INT_FAST64_MIN __INT64_C(~0x7fffffffffffffff)
§
INT_FAST8_MAX 2147483647
¨
INT_FAST16_MAX 2147483647
©
INT_FAST32_MAX 2147483647
ª
INT_FAST64_MAX __INT64_C(9223372036854775807)
­
UINT_FAST8_MAX 4294967295u
®
UINT_FAST16_MAX 4294967295u
¯
UINT_FAST32_MAX 4294967295u
°
UINT_FAST64_MAX __UINT64_C(18446744073709551615)
¸
INTPTR_MIN INT32_MIN
¿
INTPTR_MAX INT32_MAX
Æ
UINTPTR_MAX UINT32_MAX
Ì
INTMAX_MIN __ESCAPE__(~0x7fffffffffffffffll)
Ï
INTMAX_MAX __ESCAPE__(9223372036854775807ll)
Ò
UINTMAX_MAX __ESCAPE__(18446744073709551615ull)
Û
PTRDIFF_MIN INT32_MIN
Ü
PTRDIFF_MAX INT32_MAX
à
SIG_ATOMIC_MIN (~0x7fffffff)
á
SIG_ATOMIC_MAX 2147483647
ç
SIZE_MAX UINT32_MAXí
WCHAR_MINî
WCHAR_MAX
ô
WCHAR_MIN 0
õ
WCHAR_MAX 65535
ù
WINT_MIN (~0x7fffffff)
ú
WINT_MAX 2147483647
INT8_C(x) (x)
‚INT16_C(x) (x)
ƒINT32_C(x) (x)
„INT64_C(x) __INT64_C(x)
†UINT8_C(x) (x ## u)
‡UINT16_C(x) (x ## u)
ˆUINT32_C(x) (x ## u)
‰UINT64_C(x) __UINT64_C(x)
ŒINTMAX_C(x) __ESCAPE__(x ## ll)
UINTMAX_C(x) __ESCAPE__(x ## ull)¸__INT64¹__LONGLONGLB
 




D:\Keil5\ARM\ARMCC\Bin\..\include\stdint.h


0D:\Keil5\ARM\ARMCC\Bin\..\include\stdint.hComponent: ARM Compiler 5.06 update 6 (build 750) Tool: ArmCC [4d3637]
signed charshortintlong long
unsigned charunsigned shortunsigned intunsigned long longPint8_tˆ
8 Pint16_t—
9 Pint32_t 
: Pint64_t§
; Puint8_t´
> Puint16_tÅ
? Puint32_t×
@ Puint64_tç
A Pu32W

CPu16G

DPu88

EPuint88

GPint_least8_tˆ
M Pint_least16_t—
N Pint_least32_t 
O Pint_least64_t§
P Puint_least8_t´
S Puint_least16_tÅ
T Puint_least32_t×
U Puint_least64_tç
V Pint_fast8_t 
[ Pint_fast16_t 
\ Pint_fast32_t 
] Pint_fast64_t§
^ Puint_fast8_t×
a Puint_fast16_t×
b Puint_fast32_t×
c Puint_fast64_tç
d Pintptr_t 
k Puintptr_t×
l Pintmax_t§
p!Puintmax_tç
q!
'()

'__CORE_CMINSTR_H 
<__NOP __nop
D__WFI __wfi
L__WFE __wfe
S__SEV __sev
\__ISB() do { __schedule_barrier(); __isb(0xF); __schedule_barrier(); } while (0)
g__DSB() do { __schedule_barrier(); __dsb(0xF); __schedule_barrier(); } while (0)
r__DMB() do { __schedule_barrier(); __dmb(0xF); __schedule_barrier(); } while (0)
__REV __rev
©
__ROR __ror
´
__BKPT(value) __breakpoint(value)
Ú
__CLZ __clz@6
 




..\Core\Include\core_cminstr.h




..\Core\Include\core_cminstr.hComponent: ARM Compiler 5.06 update 6 (build 750) Tool: ArmCC [4d3637]F:\work\Project\SZV10X_Test\SZV103_FM33A0xxEV_Hard_Test\KEIL_MDKARM;†
Á
9__RBITW
$W
valuea__resultW

\resultW
\s

+,-

'__CORE_CMFUNC_H @5
 




..\Core\Include\core_cmfunc.h


€
..\Core\Include\core_cmfunc.hComponent: ARM Compiler 5.06 update 6 (build 750) Tool: ArmCC [4d3637]F:\work\Project\SZV10X_Test\SZV103_FM33A0xxEV_Hard_Test\KEIL_MDKARM;ÿ

@__get_CONTROLW
a__resultW

Y__regControlW

P<¸
M__set_CONTROL$W
controlY__regControlW

P;ò
Z__get_IPSRW
a__resultW

Y__regIPSRW

P;¬
g__get_APSRW
a__resultW

Y__regAPSRW

P;æ
t__get_xPSRW
a__resultW

Y__regXPSRW

P;¯

__get_PSPW
a__resultW

Y__regProcessStackPointerW

P<ø
Ž
__set_PSP$W
topOfProcStackY__regProcessStackPointerW

P;¾
›
__get_MSPW
a__resultW

Y__regMainStackPointerW

P<„
¨
__set_MSP$W
topOfMainStackY__regMainStackPointerW

P;Å
µ
__get_PRIMASKW
a__resultW

Y__regPriMaskW

P<ÿ
Â
__set_PRIMASK$W
priMaskY__regPriMaskW

P
/01

 __CORE_CM0PLUS_H_GENERIC "
@__CM0PLUS_CMSIS_VERSION_MAIN ( 5U)
A__CM0PLUS_CMSIS_VERSION_SUB ( 0U)
B__CM0PLUS_CMSIS_VERSION ((__CM0PLUS_CMSIS_VERSION_MAIN << 16U) | __CM0PLUS_CMSIS_VERSION_SUB )
E__CORTEX_M (0U)
Q__ASM __asm
R__INLINE __inline
S__STATIC_INLINE static __inline
T__NO_RETURN __declspec(noreturn)
U__USED __attribute__((used))
V__WEAK __attribute__((weak))
W__UNALIGNED_UINT32(x) (*((__packed uint32_t *)(x)))
Ÿ
__FPU_USED 0UÆ
Ç

Ò
__CORE_CM0PLUS_H_DEPENDANT 
ÿ
__I volatile const
__O volatile
‚__IO volatile
…__IM volatile const
†__OM volatile
‡__IOM volatile
³APSR_N_Pos 31U
´APSR_N_Msk (1UL << APSR_N_Pos)
¶APSR_Z_Pos 30U
·APSR_Z_Msk (1UL << APSR_Z_Pos)
¹APSR_C_Pos 29U
ºAPSR_C_Msk (1UL << APSR_C_Pos)
¼APSR_V_Pos 28U
½APSR_V_Msk (1UL << APSR_V_Pos)
ÎIPSR_ISR_Pos 0U
ÏIPSR_ISR_Msk (0x1FFUL )
æxPSR_N_Pos 31U
çxPSR_N_Msk (1UL << xPSR_N_Pos)
éxPSR_Z_Pos 30U
êxPSR_Z_Msk (1UL << xPSR_Z_Pos)
ìxPSR_C_Pos 29U
íxPSR_C_Msk (1UL << xPSR_C_Pos)
ïxPSR_V_Pos 28U
ðxPSR_V_Msk (1UL << xPSR_V_Pos)
òxPSR_T_Pos 24U
óxPSR_T_Msk (1UL << xPSR_T_Pos)
õxPSR_ISR_Pos 0U
öxPSR_ISR_Msk (0x1FFUL )
ˆCONTROL_SPSEL_Pos 1U
‰CONTROL_SPSEL_Msk (1UL << CONTROL_SPSEL_Pos)
‹CONTROL_nPRIV_Pos 0U
ŒCONTROL_nPRIV_Msk (1UL )
ÈSCB_CPUID_IMPLEMENTER_Pos 24U
ÉSCB_CPUID_IMPLEMENTER_Msk (0xFFUL << SCB_CPUID_IMPLEMENTER_Pos)
ËSCB_CPUID_VARIANT_Pos 20U
ÌSCB_CPUID_VARIANT_Msk (0xFUL << SCB_CPUID_VARIANT_Pos)
ÎSCB_CPUID_ARCHITECTURE_Pos 16U
ÏSCB_CPUID_ARCHITECTURE_Msk (0xFUL << SCB_CPUID_ARCHITECTURE_Pos)
ÑSCB_CPUID_PARTNO_Pos 4U
ÒSCB_CPUID_PARTNO_Msk (0xFFFUL << SCB_CPUID_PARTNO_Pos)
ÔSCB_CPUID_REVISION_Pos 0U
ÕSCB_CPUID_REVISION_Msk (0xFUL )
ØSCB_ICSR_NMIPENDSET_Pos 31U
ÙSCB_ICSR_NMIPENDSET_Msk (1UL << SCB_ICSR_NMIPENDSET_Pos)
ÛSCB_ICSR_PENDSVSET_Pos 28U
ÜSCB_ICSR_PENDSVSET_Msk (1UL << SCB_ICSR_PENDSVSET_Pos)
ÞSCB_ICSR_PENDSVCLR_Pos 27U
ßSCB_ICSR_PENDSVCLR_Msk (1UL << SCB_ICSR_PENDSVCLR_Pos)
áSCB_ICSR_PENDSTSET_Pos 26U
âSCB_ICSR_PENDSTSET_Msk (1UL << SCB_ICSR_PENDSTSET_Pos)
äSCB_ICSR_PENDSTCLR_Pos 25U
åSCB_ICSR_PENDSTCLR_Msk (1UL << SCB_ICSR_PENDSTCLR_Pos)
çSCB_ICSR_ISRPREEMPT_Pos 23U
èSCB_ICSR_ISRPREEMPT_Msk (1UL << SCB_ICSR_ISRPREEMPT_Pos)
êSCB_ICSR_ISRPENDING_Pos 22U
ëSCB_ICSR_ISRPENDING_Msk (1UL << SCB_ICSR_ISRPENDING_Pos)
íSCB_ICSR_VECTPENDING_Pos 12U
îSCB_ICSR_VECTPENDING_Msk (0x1FFUL << SCB_ICSR_VECTPENDING_Pos)
ðSCB_ICSR_VECTACTIVE_Pos 0U
ñSCB_ICSR_VECTACTIVE_Msk (0x1FFUL )
õSCB_VTOR_TBLOFF_Pos 8U
öSCB_VTOR_TBLOFF_Msk (0xFFFFFFUL << SCB_VTOR_TBLOFF_Pos)
úSCB_AIRCR_VECTKEY_Pos 16U
ûSCB_AIRCR_VECTKEY_Msk (0xFFFFUL << SCB_AIRCR_VECTKEY_Pos)
ýSCB_AIRCR_VECTKEYSTAT_Pos 16U
þSCB_AIRCR_VECTKEYSTAT_Msk (0xFFFFUL << SCB_AIRCR_VECTKEYSTAT_Pos)
€SCB_AIRCR_ENDIANESS_Pos 15U
SCB_AIRCR_ENDIANESS_Msk (1UL << SCB_AIRCR_ENDIANESS_Pos)
ƒSCB_AIRCR_SYSRESETREQ_Pos 2U
„SCB_AIRCR_SYSRESETREQ_Msk (1UL << SCB_AIRCR_SYSRESETREQ_Pos)
†SCB_AIRCR_VECTCLRACTIVE_Pos 1U
‡SCB_AIRCR_VECTCLRACTIVE_Msk (1UL << SCB_AIRCR_VECTCLRACTIVE_Pos)
ŠSCB_SCR_SEVONPEND_Pos 4U
‹SCB_SCR_SEVONPEND_Msk (1UL << SCB_SCR_SEVONPEND_Pos)
SCB_SCR_SLEEPDEEP_Pos 2U
ŽSCB_SCR_SLEEPDEEP_Msk (1UL << SCB_SCR_SLEEPDEEP_Pos)
SCB_SCR_SLEEPONEXIT_Pos 1U
‘SCB_SCR_SLEEPONEXIT_Msk (1UL << SCB_SCR_SLEEPONEXIT_Pos)
”SCB_CCR_STKALIGN_Pos 9U
•SCB_CCR_STKALIGN_Msk (1UL << SCB_CCR_STKALIGN_Pos)
—SCB_CCR_UNALIGN_TRP_Pos 3U
˜SCB_CCR_UNALIGN_TRP_Msk (1UL << SCB_CCR_UNALIGN_TRP_Pos)
›SCB_SHCSR_SVCALLPENDED_Pos 15U
œSCB_SHCSR_SVCALLPENDED_Msk (1UL << SCB_SHCSR_SVCALLPENDED_Pos)
´SysTick_CTRL_COUNTFLAG_Pos 16U
µSysTick_CTRL_COUNTFLAG_Msk (1UL << SysTick_CTRL_COUNTFLAG_Pos)
·SysTick_CTRL_CLKSOURCE_Pos 2U
¸SysTick_CTRL_CLKSOURCE_Msk (1UL << SysTick_CTRL_CLKSOURCE_Pos)
ºSysTick_CTRL_TICKINT_Pos 1U
»SysTick_CTRL_TICKINT_Msk (1UL << SysTick_CTRL_TICKINT_Pos)
½SysTick_CTRL_ENABLE_Pos 0U
¾SysTick_CTRL_ENABLE_Msk (1UL )
ÁSysTick_LOAD_RELOAD_Pos 0U
ÂSysTick_LOAD_RELOAD_Msk (0xFFFFFFUL )
ÅSysTick_VAL_CURRENT_Pos 0U
ÆSysTick_VAL_CURRENT_Msk (0xFFFFFFUL )
ÉSysTick_CALIB_NOREF_Pos 31U
ÊSysTick_CALIB_NOREF_Msk (1UL << SysTick_CALIB_NOREF_Pos)
ÌSysTick_CALIB_SKEW_Pos 30U
ÍSysTick_CALIB_SKEW_Msk (1UL << SysTick_CALIB_SKEW_Pos)
ÏSysTick_CALIB_TENMS_Pos 0U
ÐSysTick_CALIB_TENMS_Msk (0xFFFFFFUL )
éMPU_TYPE_IREGION_Pos 16U
êMPU_TYPE_IREGION_Msk (0xFFUL << MPU_TYPE_IREGION_Pos)
ìMPU_TYPE_DREGION_Pos 8U
íMPU_TYPE_DREGION_Msk (0xFFUL << MPU_TYPE_DREGION_Pos)
ïMPU_TYPE_SEPARATE_Pos 0U
ðMPU_TYPE_SEPARATE_Msk (1UL )
óMPU_CTRL_PRIVDEFENA_Pos 2U
ôMPU_CTRL_PRIVDEFENA_Msk (1UL << MPU_CTRL_PRIVDEFENA_Pos)
öMPU_CTRL_HFNMIENA_Pos 1U
÷MPU_CTRL_HFNMIENA_Msk (1UL << MPU_CTRL_HFNMIENA_Pos)
ùMPU_CTRL_ENABLE_Pos 0U
úMPU_CTRL_ENABLE_Msk (1UL )
ýMPU_RNR_REGION_Pos 0U
þMPU_RNR_REGION_Msk (0xFFUL )
MPU_RBAR_ADDR_Pos 8U
‚MPU_RBAR_ADDR_Msk (0xFFFFFFUL << MPU_RBAR_ADDR_Pos)
„MPU_RBAR_VALID_Pos 4U
…MPU_RBAR_VALID_Msk (1UL << MPU_RBAR_VALID_Pos)
‡MPU_RBAR_REGION_Pos 0U
ˆMPU_RBAR_REGION_Msk (0xFUL )
‹MPU_RASR_ATTRS_Pos 16U
ŒMPU_RASR_ATTRS_Msk (0xFFFFUL << MPU_RASR_ATTRS_Pos)
ŽMPU_RASR_XN_Pos 28U
MPU_RASR_XN_Msk (1UL << MPU_RASR_XN_Pos)
‘MPU_RASR_AP_Pos 24U
’MPU_RASR_AP_Msk (0x7UL << MPU_RASR_AP_Pos)
”MPU_RASR_TEX_Pos 19U
•MPU_RASR_TEX_Msk (0x7UL << MPU_RASR_TEX_Pos)
—MPU_RASR_S_Pos 18U
˜MPU_RASR_S_Msk (1UL << MPU_RASR_S_Pos)
šMPU_RASR_C_Pos 17U
›MPU_RASR_C_Msk (1UL << MPU_RASR_C_Pos)
MPU_RASR_B_Pos 16U
žMPU_RASR_B_Msk (1UL << MPU_RASR_B_Pos)
 MPU_RASR_SRD_Pos 8U
¡MPU_RASR_SRD_Msk (0xFFUL << MPU_RASR_SRD_Pos)
£MPU_RASR_SIZE_Pos 1U
¤MPU_RASR_SIZE_Msk (0x1FUL << MPU_RASR_SIZE_Pos)
¦MPU_RASR_ENABLE_Pos 0U
§MPU_RASR_ENABLE_Msk (1UL )
Ä_VAL2FLD(field,value) (((uint32_t)(value) << field ## _Pos) & field ## _Msk)
Ì_FLD2VAL(field,value) (((uint32_t)(value) & field ## _Msk) >> field ## _Pos)
ÙSCS_BASE (0xE000E000UL)
ÚSysTick_BASE (SCS_BASE + 0x0010UL)
ÛNVIC_BASE (SCS_BASE + 0x0100UL)
ÜSCB_BASE (SCS_BASE + 0x0D00UL)
ÞSCB ((SCB_Type *) SCB_BASE )
ßSysTick ((SysTick_Type *) SysTick_BASE )
àNVIC ((NVIC_Type *) NVIC_BASE )
ãMPU_BASE (SCS_BASE + 0x0D90UL)
äMPU ((MPU_Type *) MPU_BASE )
‚_BIT_SHIFT(IRQn) ( ((((uint32_t)(int32_t)(IRQn)) ) & 0x03UL) * 8UL)
ƒ_SHP_IDX(IRQn) ( (((((uint32_t)(int32_t)(IRQn)) & 0x0FUL)-8UL) >> 2UL) )
„_IP_IDX(IRQn) ( (((uint32_t)(int32_t)(IRQn)) >> 2UL) )”ˆ
 




..\Core\Include\D:\Keil5\ARM\ARMCC\Bin\..\include\core_cm0plus.h
stdint.hcore_cminstr.h
core_cmfunc.h


°
..\Core\Include\core_cm0plus.hComponent: ARM Compiler 5.06 update 6 (build 750) Tool: ArmCC [4d3637]F:\work\Project\SZV10X_Test\SZV103_FM33A0xxEV_Hard_Test\KEIL_MDKARM*”!_reserved0W
#!VW
#
!CW
#
!ZW
#

!NW
#
S§bÀwW
PAPSR_Type

°*å!ISRW
#    !_reserved0W
#Søb9
wW
PIPSR_Typee

Ë*“!ISRW
#    !_reserved0W
#!TW
#
!_reserved1W
#!VW
#
!CW
#
!ZW
#

!NW
#
S¦bŠ
wW
PxPSR_Type
ã*ø!nPRIVW
#
!SPSELW
#
!_reserved1W
#S‹b8wW
PCONTROL_Typex
…*  ® 
ISER¥#ÅW

RESERVED0º#ß 
ICERÖ#€
÷W

RSERVED1ì#„
‘ 
ISPR#۩W

RESERVED2#„Ä 
ICPR;#ۆW

RESERVED3Q#„ùW

?RESERVED4n#€” 
IP‹#€tW
PNVIC_Type 
§*¹(CPUID?#ICSR #VTOR #AIRCR #SCR #CCR #RESERVED1W
#  

SHP#SHCSR #$W
t9PSCB_Type¸
Å*‰    CTRL #LOAD #VAL #CALIB?#PSysTick_TypeT
±*Þ    TYPE?#CTRL #RNR #RBAR #RASR #PMPU_Typež
æ<’

NVIC_EnableIRQ$(IRQn<¶

œNVIC_DisableIRQ$(IRQn;ò

­NVIC_GetPendingIRQW
$(IRQna__resultW

<™
ÀNVIC_SetPendingIRQ$(IRQn<Â
ÏNVIC_ClearPendingIRQ$(IRQn<ö
áNVIC_SetPriority$(IRQn$W
priority;°
ùNVIC_GetPriorityW
$(IRQna__resultW

<Ê
‹NVIC_SystemReset;÷
¬SCB_GetFPUTypeW
a__resultW

;° 
ËSysTick_ConfigW
$W
ticksa__resultW


3456

__stdio_h 
__ARMCLIB_VERSION 5060037
"_ARMABI __declspec(__nothrow)
%__STDIO_DECLS '__CLIBNS
-__CLIBNS <NULL
=NULL 0
g_SYS_OPEN 16
¥
stdin (&__CLIBNS __stdin)
§
stdout (&__CLIBNS __stdout)
©
stderr (&__CLIBNS __stderr)
¬
_IOFBF 0x100
­
_IOLBF 0x200
®
_IONBF 0x400
±
BUFSIZ (512)
³
FOPEN_MAX _SYS_OPEN
¹
FILENAME_MAX 256
¾
L_tmpnam FILENAME_MAX
Ä
TMP_MAX 256
Ì
EOF (-1)
Ò
SEEK_SET 0
Ó
SEEK_CUR 1
Ô
SEEK_END 2
Ú
_IOBIN 0x04
Ü
__STDIN_BUFSIZ (64)
Ý
__STDOUT_BUFSIZ (64)
Þ
__STDERR_BUFSIZ (16)
¿getchar() getc(stdin)
àputchar(c) putc(c, stdout)LA
 




D:\Keil5\ARM\ARMCC\Bin\..\include\stdio.h


´
D:\Keil5\ARM\ARMCC\Bin\..\include\stdio.hComponent: ARM Compiler 5.06 update 6 (build 750) Tool: ArmCC [4d3637]unsigned intunsigned long longPsize_t‡
5P__va_listþ
F*ó
__state1‡#__state2‡#)¦__fpos_t_struct__pos—#__mbstateÎ#Pfpos_tó
a-__FILEPFILE4

lq__stdin<


q__stdout<


q__stderr<


"<
q__aeabi_stdint


q__aeabi_stdoutt


q__aeabi_stderrt


l¸
H
__stdinV
__stdoute
__stderrx
__aeabi_stdinŒ
__aeabi_stdout¡
__aeabi_stderr
89:

$FM33A0XXEV_H 
.__RCHF_INITIAL_CLOCK (8000000)
/__RCMF_CLOCK (2000000)
0__RCLP_CLOCK (32000)
1__XTLF_CLOCK (32768)
n__CM0_REV 0x0100
o__MPU_PRESENT 1
p__VTOR_PRESENT 1
q__NVIC_PRIO_BITS 2
r__Vendor_SysTickConfig 0uv
¿FLASH_BASE (( uint32_t)0x00000000)
ÀSRAM_BASE (( uint32_t)0x20000000)
ÁPERIPH_BASE (( uint32_t)0x40000000)
ÊPMU_BASE (PERIPH_BASE +0x00002000)
ËDBG_BASE (PERIPH_BASE +0x00000000)
ÌFLS_BASE (PERIPH_BASE +0x00001000)
ÍRMU_BASE (PERIPH_BASE +0x00002800)
ÎIWDT_BASE (PERIPH_BASE +0x00011400)
ÏWWDT_BASE (PERIPH_BASE +0x00011800)
ÐCMU_BASE (PERIPH_BASE +0x00002400)
ÑCDIF_BASE (PERIPH_BASE +0x0001E000)
ÒVRTC_BASE (PERIPH_BASE +0x0001F800)
ÓSVD_BASE (PERIPH_BASE +0x00012800)
ÔAES_BASE (PERIPH_BASE +0x00013800)
ÕPAE_BASE (PERIPH_BASE +0x00001400)
ÖHASH_BASE (PERIPH_BASE +0x00001800)
×RNG_BASE (PERIPH_BASE +0x00013C00)
ØCOMP_BASE (PERIPH_BASE +0x00015400)
ÙI2C0_BASE (PERIPH_BASE +0x00012400)
ÚI2C1_BASE (PERIPH_BASE +0x00015000)
ÛUARTIR_BASE (PERIPH_BASE +0x00017C00)
ÜUART0_BASE (PERIPH_BASE +0x00012000)
ÝUART1_BASE (PERIPH_BASE +0x00016800)
ÞUART2_BASE (PERIPH_BASE +0x00016C00)
ßUART3_BASE (PERIPH_BASE +0x00017000)
àUART4_BASE (PERIPH_BASE +0x00017400)
áUART5_BASE (PERIPH_BASE +0x00017800)
âLPUART0_BASE (PERIPH_BASE +0x00014000)
ãLPUART1_BASE (PERIPH_BASE +0x00014400)
äSPI0_BASE (PERIPH_BASE +0x00010400)
åSPI1_BASE (PERIPH_BASE +0x00010800)
æSPI2_BASE (PERIPH_BASE +0x00014800)
çSPI3_BASE (PERIPH_BASE +0x00014C00)
èSPI4_BASE (PERIPH_BASE +0x00016400)
éU7816_BASE (PERIPH_BASE +0x00011C00)
êQSPI_BASE (PERIPH_BASE +0x00000800)
ëDMA_BASE (PERIPH_BASE +0x00000400)
ìCRC_BASE (PERIPH_BASE +0x00010000)
íBT1_BASE (PERIPH_BASE +0x00013000)
îBT2_BASE (PERIPH_BASE +0x00013044)
ïET1_BASE (PERIPH_BASE +0x00013090)
ðET2_BASE (PERIPH_BASE +0x000130B0)
ñET3_BASE (PERIPH_BASE +0x000130D0)
òET4_BASE (PERIPH_BASE +0x000130F0)
óETCNT_BASE (PERIPH_BASE +0x00013110)
ôBSTIM_BASE (PERIPH_BASE +0x00016000)
õLPTIM_BASE (PERIPH_BASE +0x00013400)
öRTC_BASE (PERIPH_BASE +0x00011000)
÷LCD_BASE (PERIPH_BASE +0x00010C00)
øADC_BASE (PERIPH_BASE +0x0001FA00)
ùCIC_BASE (PERIPH_BASE +0x00015C00)
úGPIOA_BASE (PERIPH_BASE +0x00000C00)
ûGPIOB_BASE (PERIPH_BASE +0x00000C40)
üGPIOC_BASE (PERIPH_BASE +0x00000C80)
ýGPIOD_BASE (PERIPH_BASE +0x00000CC0)
þGPIOE_BASE (PERIPH_BASE +0x00000D00)
ÿGPIOF_BASE (PERIPH_BASE +0x00000D40)
€GPIOG_BASE (PERIPH_BASE +0x00000D80)
GPIOH_BASE (PERIPH_BASE +0x0001FC00)
‚GPIO_BASE (PERIPH_BASE +0x00000DC0)
ˆPMU ((PMU_Type *) PMU_BASE )
‰DBG ((DBG_Type *) DBG_BASE )
ŠFLS ((FLS_Type *) FLS_BASE )
‹RMU ((RMU_Type *) RMU_BASE )
ŒIWDT ((IWDT_Type *) IWDT_BASE )
WWDT ((WWDT_Type *) WWDT_BASE )
ŽCMU ((CMU_Type *) CMU_BASE )
CDIF ((CDIF_Type *) CDIF_BASE )
VRTC ((VRTC_Type *) VRTC_BASE )
‘SVD ((SVD_Type *) SVD_BASE )
’AES ((AES_Type *) AES_BASE )
“PAE ((PAE_Type *) PAE_BASE )
”HASH ((HASH_Type *) HASH_BASE )
•RNG ((RNG_Type *) RNG_BASE )
–COMP ((COMP_Type *) COMP_BASE )
—I2C0 ((I2C_Type *) I2C0_BASE )
˜I2C1 ((I2C_Type *) I2C1_BASE )
™UARTIR ((UARTIR_Type *) UARTIR_BASE )
šUART0 ((UART_Type *) UART0_BASE )
›UART1 ((UART_Type *) UART1_BASE )
œUART2 ((UART_Type *) UART2_BASE )
UART3 ((UART_Type *) UART3_BASE )
žUART4 ((UART_Type *) UART4_BASE )
ŸUART5 ((UART_Type *) UART5_BASE )
 LPUART0 ((LPUART_Type *) LPUART0_BASE )
¡LPUART1 ((LPUART_Type *) LPUART1_BASE )
¢SPI0 ((SPI_Type *) SPI0_BASE )
£SPI1 ((SPI_Type *) SPI1_BASE )
¤SPI2 ((SPI_Type *) SPI2_BASE )
¥SPI3 ((SPI_Type *) SPI3_BASE )
¦SPI4 ((SPI_Type *) SPI4_BASE )
§U7816 ((U7816_Type *) U7816_BASE )
¨QSPI ((QSPI_Type *) QSPI_BASE )
©DMA ((DMA_Type *) DMA_BASE )
ªCRC ((CRC_Type *) CRC_BASE )
«BT1 ((BT_Type *) BT1_BASE )
¬BT2 ((BT_Type *) BT2_BASE )
­ET1 ((ET_Type *) ET1_BASE )
®ET2 ((ET_Type *) ET2_BASE )
¯ET3 ((ET_Type *) ET3_BASE )
°ET4 ((ET_Type *) ET4_BASE )
±ETCNT ((ETCNT_Type *) ETCNT_BASE )
²BSTIM ((BSTIM_Type *) BSTIM_BASE )
³LPTIM ((LPTIM_Type *) LPTIM_BASE )
´RTC ((RTC_Type *) RTC_BASE )
µLCD ((LCD_Type *) LCD_BASE )
¶ADC ((ADC_Type *) ADC_BASE )
·CIC ((CIC_Type *) CIC_BASE )
¸GPIOA ((GPIO_Type *) GPIOA_BASE )
¹GPIOB ((GPIO_Type *) GPIOB_BASE )
ºGPIOC ((GPIO_Type *) GPIOC_BASE )
»GPIOD ((GPIO_Type *) GPIOD_BASE )
¼GPIOE ((GPIO_Type *) GPIOE_BASE )
½GPIOF ((GPIO_Type *) GPIOF_BASE )
¾GPIOG ((GPIO_Type *) GPIOG_BASE )
¿GPIOH ((GPIOH_Type *) GPIOH_BASE )
ÀGPIO ((GPIO_COMMON_Type *) GPIO_BASE )h]
 




..\Core\Include\FM33A0XXEV.h
core_cm0plus.h
system_FM33A0XXEV.h


¬
..\Core\Include\FM33A0XXEV.hComponent: ARM Compiler 5.06 update 6 (build 750) Tool: ArmCC [4d3637]F:\work\Project\SZV10X_Test\SZV103_FM33A0xxEV_Hard_Test\KEIL_MDKARMÓ

RESETSET
PFlagStatus¾
*(PITStatus¾
*4
DISABLEENABLE
PFunStateõ
+/´
FAILPASS
PErrorStatus

,'¨
Reset_IRQnqNMI_IRQnrHardFault_IRQnsSVC_IRQn{PendSV_IRQn~SysTick_IRQnWWDT_IRQnSVD_IRQn
RTC_IRQnFLASH_IRQnCMU_IRQnADC_IRQnSPI0_IRQnSPI1_IRQnSPI2_IRQnUART0_IRQn    UART1_IRQn
UART2_IRQnUART3_IRQnUART4_IRQn UART5_IRQnU7816_IRQnLPUART0_IRQnI2Cx_IRQnRSV_IRQnCRYPTO_IRQnLPTIM_IRQnDMA_IRQnWKUPx_IRQnCOMP_IRQnBTx_IRQnQSPI_IRQnETx_IRQnBSTIM_IRQnSPI3_IRQnSPI4_IRQnGPIO_IRQnLPUART1_IRQnPIRQn_TypeG

b*öCRv#WKTRv#WKFRv#IERv#ISRv#tW
PPMU_Type9
œ
*´RSV1v#CRv#HDFRv#PDBG_Type
¨
*‚    XRDCRv#PFCRv#OPTBRˆ#÷v

RSV1î#EPCRv#KEYv#IERv#ISRv# ¹v
RSV20#$ACLOCK1v#HACLOCK2v#LACLOCK3v#PACLOCK4v#TW
t‚PFLS_TypeÅ
¾
*Ÿ
$PDRCRv#BORCRv#RSTCFGRv#SOFTRSTv#RSRv#PRSTENv#AHBRSTv#APBRST1v#APBRST2v# PRMU_Type
Ð
*Ù
SERVv#CFGRv#CNTRˆ#PIWDT_Type0
Ü
*´CRv#CFGRv#CNTRˆ#IERv#ISRv#PSCRˆ#PWWDT_Typek
ë
* 8SYSCLKCRv#RCHFCRv#RCHFTRv#PLLLCRv#PLLHCRv#XTHFCRv#IERv#ISRv#PCLKCR1v# PCLKCR2v#$PCLKCR3v#(PCLKCR4v#,OPCCR1v#0OPCCR2v#4PCMU_TypeÆ
‚*» CRv#PSCRv#PCDIF_Type 
Œ*Õ0PDRCRv#ç v
RSV1Þ#RCMFCRv#RCLPCRv#RCLPTRv#XTLFCRv# ADCCRv#$LFDIERv#(LFDISRv#,PVRTC_TypeÍ
ž*£CFGRv#CRv#IERv#ISRv#VSRv#PSVD_Typeg
¬*§TCRv#IERv#ISRv#DIRv#DORˆ#KEY0v#KEY1v#KEY2v#KEY3v# KEY4v#$KEY5v#(KEY6v#,KEY7v#0IVR0v#4IVR1v#8IVR2v#<IVR3v#@H0v#DH1v#HH2v#LH3v#PPAES_Type´
Ê*ž CSRv#MLRv#MPRv#M0CFGv#M1CFGv#M2CFGv#M3CFGv#WORDv#PPAE_Type¸
Û*ÊCSRv#DTRv#PHASH_Type/    
æ*À CRv#DORˆ#þv

RSV1u    #SRv#CRC_CRv#CRC_DIRv#CRC_SRv#PRNG_Type\    
ö*CR1v#CR2v#ICRv#ISRv#PCRv#PCOMP_TypeÑ    
„*ˆ$CFGRv#CRv#IERv#ISRv#SRv#BRGv#BUFv#TIMINGv#TOv# PI2C_Type

–*¨CRv#PUARTIR_Type™

 *“CSRv#IERv#ISRv#TODRv#RXBUFˆ#TXBUFv#BGRv#PUART_Type¼

°*ûCSRv#IERv#ISRv#BMRv#RXBUFv#TXBUFv#DMRv#PLPUART_Type%
À*åCR1v#CR2v#CR3v#IERv#ISRv#TXBUFv#RXBUFˆ#PSPI_Type
Ð*â$CRv#FFRv#EGTRv#PSCv#BGRv#RXBUFˆ#TXBUFv#IERv#ISRv# PU7816_Typeö
â*‚0CRv#CFGv#SRv#DATALENv#CCRv#ADDRv#ABRv#DRv#SMSKv# SMATv#$PITVv#(TOv#,PQSPI_Typeu
÷*õ¸GCRv#CH0CRv#CH0MARv#CH1CRv#CH1MARv#CH2CRv#CH2MARv#CH3CRv#CH3MARv# CH4CRv#$CH4MARv#(CH5CRv#,CH5MARv#0CH6CRv#4CH6MARv#8CH7CRv#<CH7MARv#@CH8CRv#DCH8MARv#HCH9CRv#LCH9MARv#PCH10CRv#TCH10MARv#XCH11CRv#\CH11FARv#`CH11RARv#dISRv#hv
$RSV1†#lCH0CSRv#€CH0MASRv#„CH1CSRv#ˆCH1MASRv#ŒCH2CSRv#CH2MASRv#”CH3CSRv#˜CH3MASRv#œCH4CSRv# CH4MASRv#¤CH5CSRv#¨CH5MASRv#¬CH6CSRv#°CH6MASRv#´PDMA_Type 
ª*× DRv#CRv#LFSRv#XORv#¾v
RSV1µ#POLYv#PCRC_Type†
¹*¾!DCR1v#CR2v#CFGR1v#CFGR2v#PRESv#LOADCRv#CNTLˆ#CNTHˆ#PRESETv# LOADLv#$LOADHv#(CMPLv#,CMPHv#0OUTCNTv#4OCRv#8IERv#<ISRv#@PBT_Typeè
Ó*°" CRv#INSRv#PSCR1v#PSCR2v#IVRv#CMPRv#IERv#ISRv#PET_TypeÎ
ä*õ"CNT1v#CNT2v#CNT3v#CNT4v#PETCNT_Type@
ï*ˆ$0CR1v#CR2v#RSV1v#IERv#ISRv#EGRv#Ø#v
RSV2Ï#CNTRv#$PSCRv#(ARRv#,PBSTIM_Typeˆ
*«%0CFGRv#CNTRˆ#CCSRv#ARRv#IERv#ISRv#CRv#RSV1v#CCR1v# CCR2v#$CCR3v#(CCR4v#,PLPTIM_Type
–*ø'€
WERv#IERv#ISRv#BCDSECv#BCDMINv#BCDHOURv#BCDDATEv#BCDWEEKv#BCDMONTHv# BCDYEARv#$ALARMv#(TMSELv#,ADJUSTv#0ADSIGNv#4VCALv#8MSCNTv#<CALSTEPv#@ADCNTˆ#DSSRˆ#HSSAv#LDTRv#Pá'v
    RSV1Ø#TCRv#|PRTC_Type¾
¶*¿*`CRv#TESTv#FCRv#FLKTv#RSV1v#IERv#ISRv#å(v

RSV2\#DATA0v#$DATA1v#(DATA2v#,DATA3v#0DATA4v#4DATA5v#8DATA6v#<DATA7v#@DATA8v#DDATA9v#Hü)v
RSV3ó#LCOMENv#PSEGEN0v#TSEGEN1v#XBSTCRv#\PLCD_Type    
Õ*Œ+CRv#TRIMv#DRˆ#ISRv#CFGRv#PADC_TypeP
ã*×+DRˆ#OSv#USDRˆ#CRv#ISRv#PCIC_Type
ñ*ë,,INENv#PUENv#ODENv#FCRv#DOv#DSETv#DRSTv#DINˆ#DFSv# RSVv#$ANENv#(PGPIO_Typeè
…*º-INENv#PUENv#FCRv#DOv#DINv#PGPIOH_Type}
’*”/ÄEXTISEL0v#EXTISEL1v#EXTIEDS0v#EXTIEDS1v#EXTIDFv#EXTIISRv#EXTIDIˆ#Æ.v
RSV1=#FOUTSELv#@IOMCRv#D÷.v
=RSV2n#HPINWKENv#ÀPGPIO_COMMON_TypeÍ
¦
<=>?

(SYSTEM_FM33A0XXEV_H 234
O__SYSTEM_CLOCK (8000000)
PDELAY_US (__SYSTEM_CLOCK/1000000)
QDELAY_MS (__SYSTEM_CLOCK/1000)
TDo_DelayStart() { uint32_t LastTick = SysTick->VAL; do {
WWhile_DelayMsEnd(Count) }while(((LastTick - SysTick->VAL)&0xFFFFFF)<DELAY_MS*Count); }
ZWhile_DelayUsEnd(Count) }while(((LastTick - SysTick->VAL)&0xFFFFFF)<DELAY_US*Count); }…
 




..\Core\Include\D:\Keil5\ARM\ARMCC\Bin\..\include\system_FM33A0XXEV.h
stdint.hstdio.hFM33A0XXEV.h


Ü
..\Core\Include\system_FM33A0XXEV.hComponent: ARM Compiler 5.06 update 6 (build 750) Tool: ArmCC [4d3637]F:\work\Project\SZV10X_Test\SZV103_FM33A0xxEV_Hard_Test\KEIL_MDKARMqSystemCoreClockW


"àÅSystemCoreClock
ABC

__FM33A0XXEV_CMU_H 
HXVAR(object,addr) (*((object *) (addr)))
const_rchf_Trim8 HXVAR( uint32_t, 0x1FFFFB40 )
const_rchf_Trim16 HXVAR( uint32_t, 0x1FFFFB3C )
const_rchf_Trim24 HXVAR( uint32_t, 0x1FFFFB38 )
const_rchf_Trim32 HXVAR( uint32_t, 0x1FFFFB34)
!__XTHF_CLOCK (12000000)
RCMU_SYSCLKCR_SLP_ENEXTI_Pos 25
SCMU_SYSCLKCR_SLP_ENEXTI_Msk (0x1U << CMU_SYSCLKCR_SLP_ENEXTI_Pos)
UCMU_SYSCLKCR_APBPRES_Pos 16
[CMU_SYSCLKCR_APBPRES_Msk (0x7U << CMU_SYSCLKCR_APBPRES_Pos)
\CMU_SYSCLKCR_APBPRES_DIV1 (0x0U << CMU_SYSCLKCR_APBPRES_Pos)
]CMU_SYSCLKCR_APBPRES_DIV2 (0x4U << CMU_SYSCLKCR_APBPRES_Pos)
^CMU_SYSCLKCR_APBPRES_DIV4 (0x5U << CMU_SYSCLKCR_APBPRES_Pos)
_CMU_SYSCLKCR_APBPRES_DIV8 (0x6U << CMU_SYSCLKCR_APBPRES_Pos)
`CMU_SYSCLKCR_APBPRES_DIV16 (0x7U << CMU_SYSCLKCR_APBPRES_Pos)
bCMU_SYSCLKCR_AHBPRES_Pos 8
hCMU_SYSCLKCR_AHBPRES_Msk (0x7U << CMU_SYSCLKCR_AHBPRES_Pos)
iCMU_SYSCLKCR_AHBPRES_DIV1 (0x0U << CMU_SYSCLKCR_AHBPRES_Pos)
jCMU_SYSCLKCR_AHBPRES_DIV2 (0x4U << CMU_SYSCLKCR_AHBPRES_Pos)
kCMU_SYSCLKCR_AHBPRES_DIV4 (0x5U << CMU_SYSCLKCR_AHBPRES_Pos)
lCMU_SYSCLKCR_AHBPRES_DIV8 (0x6U << CMU_SYSCLKCR_AHBPRES_Pos)
mCMU_SYSCLKCR_AHBPRES_DIV16 (0x7U << CMU_SYSCLKCR_AHBPRES_Pos)
oCMU_SYSCLKCR_STCLKSEL_Pos 6
tCMU_SYSCLKCR_STCLKSEL_Msk (0x3U << CMU_SYSCLKCR_STCLKSEL_Pos)
uCMU_SYSCLKCR_STCLKSEL_SCLK (0x0U << CMU_SYSCLKCR_STCLKSEL_Pos)
vCMU_SYSCLKCR_STCLKSEL_LSCLK (0x1U << CMU_SYSCLKCR_STCLKSEL_Pos)
wCMU_SYSCLKCR_STCLKSEL_RC4M (0x2U << CMU_SYSCLKCR_STCLKSEL_Pos)
xCMU_SYSCLKCR_STCLKSEL_SYSCLK (0x3U << CMU_SYSCLKCR_STCLKSEL_Pos)
zCMU_SYSCLKCR_SYSCLKSEL_Pos 0
{CMU_SYSCLKCR_SYSCLKSEL_Msk (0x7U << CMU_SYSCLKCR_SYSCLKSEL_Pos)
|CMU_SYSCLKCR_SYSCLKSEL_RCHF (0x0U << CMU_SYSCLKCR_SYSCLKSEL_Pos)
}CMU_SYSCLKCR_SYSCLKSEL_XTHF (0x1U << CMU_SYSCLKCR_SYSCLKSEL_Pos)
~CMU_SYSCLKCR_SYSCLKSEL_PLL_H (0x2U << CMU_SYSCLKCR_SYSCLKSEL_Pos)
CMU_SYSCLKCR_SYSCLKSEL_LSCLK (0x3U << CMU_SYSCLKCR_SYSCLKSEL_Pos)

CMU_RCHFCR_FSEL_Pos 16
ˆ
CMU_RCHFCR_FSEL_Msk (0xfU << CMU_RCHFCR_FSEL_Pos)
‰
CMU_RCHFCR_FSEL_8MHZ (0x0U << CMU_RCHFCR_FSEL_Pos)
Š
CMU_RCHFCR_FSEL_16MHZ (0x1U << CMU_RCHFCR_FSEL_Pos)
‹
CMU_RCHFCR_FSEL_24MHZ (0x2U << CMU_RCHFCR_FSEL_Pos)
Œ
CMU_RCHFCR_FSEL_32MHZ (0x3U << CMU_RCHFCR_FSEL_Pos)
Ž
CMU_RCHFCR_RCHFEN_Pos 0
‘
CMU_RCHFCR_RCHFEN_Msk (0x1U << CMU_RCHFCR_RCHFEN_Pos)
•
CMU_RCHFTR_RCHFTRIM_Pos 0
˜
CMU_RCHFTR_RCHFTRIM_Msk (0xffU << CMU_RCHFTR_RCHFTRIM_Pos)
š
CMU_PLLLCR_PLLDB_Pos 16
›
CMU_PLLLCR_PLLDB_Msk (0x3ffU << CMU_PLLLCR_PLLDB_Pos)

CMU_PLLLCR_LOCKED_Pos 7
ž
CMU_PLLLCR_LOCKED_Msk (0x1U << CMU_PLLLCR_LOCKED_Pos)
 
CMU_PLLLCR_PLLEN_Pos 0
£
CMU_PLLLCR_PLLEN_Msk (0x1U << CMU_PLLLCR_PLLEN_Pos)
¥
CMU_PLLHCR_PLLHDB_Pos 16
¨
CMU_PLLHCR_PLLHDB_Msk (0x3ffU << CMU_PLLHCR_PLLHDB_Pos)
©
CMU_PLLHCR_PLLHDB_X32 (0x1fU << CMU_PLLHCR_PLLHDB_Pos)
ª
CMU_PLLHCR_PLLHDB_X48 (0x2fU << CMU_PLLHCR_PLLHDB_Pos)
«
CMU_PLLHCR_PLLHDB_X64 (0x3fU << CMU_PLLHCR_PLLHDB_Pos)
­
CMU_PLLHCR_LOCKED_Pos 7
°
CMU_PLLHCR_LOCKED_Msk (0x1U << CMU_PLLHCR_LOCKED_Pos)
²
CMU_PLLHCR_REFPRSC_Pos 4
»
CMU_PLLHCR_REFPRSC_Msk (0x7U << CMU_PLLHCR_REFPRSC_Pos)
¼
CMU_PLLHCR_REFPRSC_DIV1 (0x0U << CMU_PLLHCR_REFPRSC_Pos)
½
CMU_PLLHCR_REFPRSC_DIV2 (0x1U << CMU_PLLHCR_REFPRSC_Pos)
¾
CMU_PLLHCR_REFPRSC_DIV4 (0x2U << CMU_PLLHCR_REFPRSC_Pos)
¿
CMU_PLLHCR_REFPRSC_DIV8 (0x3U << CMU_PLLHCR_REFPRSC_Pos)
À
CMU_PLLHCR_REFPRSC_DIV12 (0x4U << CMU_PLLHCR_REFPRSC_Pos)
Á
CMU_PLLHCR_REFPRSC_DIV16 (0x5U << CMU_PLLHCR_REFPRSC_Pos)
Â
CMU_PLLHCR_REFPRSC_DIV24 (0x6U << CMU_PLLHCR_REFPRSC_Pos)
Ã
CMU_PLLHCR_REFPRSC_DIV32 (0x7U << CMU_PLLHCR_REFPRSC_Pos)
Å
CMU_PLLHCR_OSEL_Pos 3
È
CMU_PLLHCR_OSEL_Msk (0x1U << CMU_PLLHCR_OSEL_Pos)
É
CMU_PLLHCR_OSEL_X1 (0x0U << CMU_PLLHCR_OSEL_Pos)
Ê
CMU_PLLHCR_OSEL_X2 (0x1U << CMU_PLLHCR_OSEL_Pos)
Ì
CMU_PLLHCR_INSEL_Pos 1
Ï
CMU_PLLHCR_INSEL_Msk (0x1U << CMU_PLLHCR_INSEL_Pos)
Ð
CMU_PLLHCR_INSEL_RCHF (0x0U << CMU_PLLHCR_INSEL_Pos)
Ñ
CMU_PLLHCR_INSEL_XTHF (0x1U << CMU_PLLHCR_INSEL_Pos)
Ó
CMU_PLLHCR_EN_Pos 0
Ö
CMU_PLLHCR_EN_Msk (0x1U << CMU_PLLHCR_EN_Pos)
Ø
CMU_XTHFCR_XTHF_CFG_Pos 8
Û
CMU_XTHFCR_XTHF_CFG_Msk (0x7U << CMU_XTHFCR_XTHF_CFG_Pos)
Ü
CMU_XTHFCR_XTHF_CFG_MIN (0x0U << CMU_XTHFCR_XTHF_CFG_Pos)
Ý
CMU_XTHFCR_XTHF_CFG_MAX (0x7U << CMU_XTHFCR_XTHF_CFG_Pos)
ß
CMU_XTHFCR_XTHFEN_Pos 0
â
CMU_XTHFCR_XTHFEN_Msk (0x1U << CMU_XTHFCR_XTHFEN_Pos)
æ
CMU_IER_SYSCSE_IE_Pos 1
ç
CMU_IER_SYSCSE_IE_Msk (0x1U << CMU_IER_SYSCSE_IE_Pos)
é
CMU_IER_HFDET_IE_Pos 0
ê
CMU_IER_HFDET_IE_Msk (0x1U << CMU_IER_HFDET_IE_Pos)
í
CMU_ISR_HFDETO_Pos 8
ð
CMU_ISR_HFDETO_Msk (0x1U << CMU_ISR_HFDETO_Pos)
ò
CMU_ISR_SYSCSE_IF_Pos 1
ó
CMU_ISR_SYSCSE_IF_Msk (0x1U << CMU_ISR_SYSCSE_IF_Pos)
õ
CMU_ISR_HFDET_IF_Pos 0
ö
CMU_ISR_HFDET_IF_Msk (0x1U << CMU_ISR_HFDET_IF_Pos)
ø
CMU_PCLKCR1_COMP_PCE_Pos 9
ù
CMU_PCLKCR1_COMP_PCE_Msk (0x1U << CMU_PCLKCR1_COMP_PCE_Pos)
û
CMU_PCLKCR1_SVD_PCE_Pos 8
ü
CMU_PCLKCR1_SVD_PCE_Msk (0x1U << CMU_PCLKCR1_SVD_PCE_Pos)
þ
CMU_PCLKCR1_PAD_PCE_Pos 7
ÿ
CMU_PCLKCR1_PAD_PCE_Msk (0x1U << CMU_PCLKCR1_PAD_PCE_Pos)
CMU_PCLKCR1_ANAC_PCE_Pos 6
ƒCMU_PCLKCR1_ANAC_PCE_Msk (0x1U << CMU_PCLKCR1_ANAC_PCE_Pos)
…CMU_PCLKCR1_IWDT_PCE_Pos 5
†CMU_PCLKCR1_IWDT_PCE_Msk (0x1U << CMU_PCLKCR1_IWDT_PCE_Pos)
ˆCMU_PCLKCR1_SCU_PCE_Pos 4
‰CMU_PCLKCR1_SCU_PCE_Msk (0x1U << CMU_PCLKCR1_SCU_PCE_Pos)
‹CMU_PCLKCR1_PMU_PCE_Pos 3
ŒCMU_PCLKCR1_PMU_PCE_Msk (0x1U << CMU_PCLKCR1_PMU_PCE_Pos)
ŽCMU_PCLKCR1_RTC_PCE_Pos 2
CMU_PCLKCR1_RTC_PCE_Msk (0x1U << CMU_PCLKCR1_RTC_PCE_Pos)
‘CMU_PCLKCR1_LPT_PCE_Pos 0
’CMU_PCLKCR1_LPT_PCE_Msk (0x1U << CMU_PCLKCR1_LPT_PCE_Pos)
”CMU_PCLKCR2_PAE_PCE_Pos 17
•CMU_PCLKCR2_PAE_PCE_Msk (0x1U << CMU_PCLKCR2_PAE_PCE_Pos)
—CMU_PCLKCR2_SHA_PCE_Pos 16
˜CMU_PCLKCR2_SHA_PCE_Msk (0x1U << CMU_PCLKCR2_SHA_PCE_Pos)
šCMU_PCLKCR2_CIC_PCE_Pos 8
›CMU_PCLKCR2_CIC_PCE_Msk (0x1U << CMU_PCLKCR2_CIC_PCE_Pos)
CMU_PCLKCR2_WWDT_PCE_Pos 7
žCMU_PCLKCR2_WWDT_PCE_Msk (0x1U << CMU_PCLKCR2_WWDT_PCE_Pos)
 CMU_PCLKCR2_RAMBIST_PCE_Pos 6
¡CMU_PCLKCR2_RAMBIST_PCE_Msk (0x1U << CMU_PCLKCR2_RAMBIST_PCE_Pos)
£CMU_PCLKCR2_NVM_PCE_Pos 5
¤CMU_PCLKCR2_NVM_PCE_Msk (0x1U << CMU_PCLKCR2_NVM_PCE_Pos)
¦CMU_PCLKCR2_DMA_PCE_Pos 4
§CMU_PCLKCR2_DMA_PCE_Msk (0x1U << CMU_PCLKCR2_DMA_PCE_Pos)
©CMU_PCLKCR2_LCD_PCE_Pos 3
ªCMU_PCLKCR2_LCD_PCE_Msk (0x1U << CMU_PCLKCR2_LCD_PCE_Pos)
¬CMU_PCLKCR2_AES_PCE_Pos 2
­CMU_PCLKCR2_AES_PCE_Msk (0x1U << CMU_PCLKCR2_AES_PCE_Pos)
¯CMU_PCLKCR2_TRNG_PCE_Pos 1
°CMU_PCLKCR2_TRNG_PCE_Msk (0x1U << CMU_PCLKCR2_TRNG_PCE_Pos)
²CMU_PCLKCR2_CRC_PCE_Pos 0
³CMU_PCLKCR2_CRC_PCE_Msk (0x1U << CMU_PCLKCR2_CRC_PCE_Pos)
µCMU_PCLKCR3_I2C1_PCE_Pos 25
¶CMU_PCLKCR3_I2C1_PCE_Msk (0x1U << CMU_PCLKCR3_I2C1_PCE_Pos)
¸CMU_PCLKCR3_I2C0_PCE_Pos 24
¹CMU_PCLKCR3_I2C0_PCE_Msk (0x1U << CMU_PCLKCR3_I2C0_PCE_Pos)
»CMU_PCLKCR3_LPUART1_PCE_Pos 18
¼CMU_PCLKCR3_LPUART1_PCE_Msk (0x1U << CMU_PCLKCR3_LPUART1_PCE_Pos)
¾CMU_PCLKCR3_U7816_PCE_Pos 16
¿CMU_PCLKCR3_U7816_PCE_Msk (0x1U << CMU_PCLKCR3_U7816_PCE_Pos)
ÁCMU_PCLKCR3_LPUART0_PCE_Pos 15
ÂCMU_PCLKCR3_LPUART0_PCE_Msk (0x1U << CMU_PCLKCR3_LPUART0_PCE_Pos)
ÄCMU_PCLKCR3_UICR_PCE_Pos 14
ÅCMU_PCLKCR3_UICR_PCE_Msk (0x1U << CMU_PCLKCR3_UICR_PCE_Pos)
ÇCMU_PCLKCR3_UART5_PCE_Pos 13
ÈCMU_PCLKCR3_UART5_PCE_Msk (0x1U << CMU_PCLKCR3_UART5_PCE_Pos)
ÊCMU_PCLKCR3_UART4_PCE_Pos 12
ËCMU_PCLKCR3_UART4_PCE_Msk (0x1U << CMU_PCLKCR3_UART4_PCE_Pos)
ÍCMU_PCLKCR3_UART3_PCE_Pos 11
ÎCMU_PCLKCR3_UART3_PCE_Msk (0x1U << CMU_PCLKCR3_UART3_PCE_Pos)
ÐCMU_PCLKCR3_UART2_PCE_Pos 10
ÑCMU_PCLKCR3_UART2_PCE_Msk (0x1U << CMU_PCLKCR3_UART2_PCE_Pos)
ÓCMU_PCLKCR3_UART1_PCE_Pos 9
ÔCMU_PCLKCR3_UART1_PCE_Msk (0x1U << CMU_PCLKCR3_UART1_PCE_Pos)
ÖCMU_PCLKCR3_UART0_PCE_Pos 8
×CMU_PCLKCR3_UART0_PCE_Msk (0x1U << CMU_PCLKCR3_UART0_PCE_Pos)
ÙCMU_PCLKCR3_QSPI_PCE_Pos 7
ÚCMU_PCLKCR3_QSPI_PCE_Msk (0x1U << CMU_PCLKCR3_QSPI_PCE_Pos)
ÜCMU_PCLKCR3_SPI4_PCE_Pos 4
ÝCMU_PCLKCR3_SPI4_PCE_Msk (0x1U << CMU_PCLKCR3_SPI4_PCE_Pos)
ßCMU_PCLKCR3_SPI3_PCE_Pos 3
àCMU_PCLKCR3_SPI3_PCE_Msk (0x1U << CMU_PCLKCR3_SPI3_PCE_Pos)
âCMU_PCLKCR3_SPI2_PCE_Pos 2
ãCMU_PCLKCR3_SPI2_PCE_Msk (0x1U << CMU_PCLKCR3_SPI2_PCE_Pos)
åCMU_PCLKCR3_SPI1_PCE_Pos 1
æCMU_PCLKCR3_SPI1_PCE_Msk (0x1U << CMU_PCLKCR3_SPI1_PCE_Pos)
èCMU_PCLKCR3_SPI0_PCE_Pos 0
éCMU_PCLKCR3_SPI0_PCE_Msk (0x1U << CMU_PCLKCR3_SPI0_PCE_Pos)
ëCMU_PCLKCR4_ET4_PCE_Pos 6
ìCMU_PCLKCR4_ET4_PCE_Msk (0x1U << CMU_PCLKCR4_ET4_PCE_Pos)
îCMU_PCLKCR4_ET3_PCE_Pos 5
ïCMU_PCLKCR4_ET3_PCE_Msk (0x1U << CMU_PCLKCR4_ET3_PCE_Pos)
ñCMU_PCLKCR4_ET2_PCE_Pos 4
òCMU_PCLKCR4_ET2_PCE_Msk (0x1U << CMU_PCLKCR4_ET2_PCE_Pos)
ôCMU_PCLKCR4_ET1_PCE_Pos 3
õCMU_PCLKCR4_ET1_PCE_Msk (0x1U << CMU_PCLKCR4_ET1_PCE_Pos)
÷CMU_PCLKCR4_BT2_PCE_Pos 2
øCMU_PCLKCR4_BT2_PCE_Msk (0x1U << CMU_PCLKCR4_BT2_PCE_Pos)
úCMU_PCLKCR4_BT1_PCE_Pos 1
ûCMU_PCLKCR4_BT1_PCE_Msk (0x1U << CMU_PCLKCR4_BT1_PCE_Pos)
ýCMU_PCLKCR4_BSTIM_PCE_Pos 0
þCMU_PCLKCR4_BSTIM_PCE_Msk (0x1U << CMU_PCLKCR4_BSTIM_PCE_Pos)
€CMU_OPCCR1_EXTICKE_Pos 31
CMU_OPCCR1_EXTICKE_Msk (0x1U << CMU_OPCCR1_EXTICKE_Pos)
ƒCMU_OPCCR1_EXTICKSEL_Pos 30
„CMU_OPCCR1_EXTICKSEL_Msk (0x1U << CMU_OPCCR1_EXTICKSEL_Pos)
…CMU_OPCCR1_EXTICKSEL_LSCLK (0x1U << CMU_OPCCR1_EXTICKSEL_Pos)
†CMU_OPCCR1_EXTICKSEL_HCLK (0x0U << CMU_OPCCR1_EXTICKSEL_Pos)
ˆCMU_OPCCR1_LPUART1CKE_Pos 29
‰CMU_OPCCR1_LPUART1CKE_Msk (0x1U << CMU_OPCCR1_LPUART1CKE_Pos)
‹CMU_OPCCR1_LPUART0CKE_Pos 28
ŒCMU_OPCCR1_LPUART0CKE_Msk (0x1U << CMU_OPCCR1_LPUART0CKE_Pos)
ŽCMU_OPCCR1_LPUART1CKS_Pos 26
“CMU_OPCCR1_LPUART1CKS_Msk (0x3U << CMU_OPCCR1_LPUART1CKS_Pos)
”CMU_OPCCR1_LPUART1CKS_LSCLK (0x0U << CMU_OPCCR1_LPUART1CKS_Pos)
•CMU_OPCCR1_LPUART1CKS_RCHF (0x1U << CMU_OPCCR1_LPUART1CKS_Pos)
—CMU_OPCCR1_LPUART0CKS_Pos 24
œCMU_OPCCR1_LPUART0CKS_Msk (0x3U << CMU_OPCCR1_LPUART0CKS_Pos)
CMU_OPCCR1_LPUART0CKS_LSCLK (0x0U << CMU_OPCCR1_LPUART0CKS_Pos)
žCMU_OPCCR1_LPUART0CKS_RCHF (0x1U << CMU_OPCCR1_LPUART0CKS_Pos)
 CMU_OPCCR1_I2C1CKE_Pos 21
¡CMU_OPCCR1_I2C1CKE_Msk (0x1U << CMU_OPCCR1_I2C1CKE_Pos)
£CMU_OPCCR1_I2C0CKE_Pos 20
¤CMU_OPCCR1_I2C0CKE_Msk (0x1U << CMU_OPCCR1_I2C0CKE_Pos)
¦CMU_OPCCR1_I2C1CKS_Pos 18
«CMU_OPCCR1_I2C1CKS_Msk (0x3U << CMU_OPCCR1_I2C1CKS_Pos)
¬CMU_OPCCR1_I2C1CKS_APBCLK (0x0U << CMU_OPCCR1_I2C1CKS_Pos)
­CMU_OPCCR1_I2C1CKS_RCHF (0x1U << CMU_OPCCR1_I2C1CKS_Pos)
®CMU_OPCCR1_I2C1CKS_SYSCLK (0x2U << CMU_OPCCR1_I2C1CKS_Pos)
°CMU_OPCCR1_I2C0CKS_Pos 16
µCMU_OPCCR1_I2C0CKS_Msk (0x3U << CMU_OPCCR1_I2C0CKS_Pos)
¶CMU_OPCCR1_I2C0CKS_APBCLK (0x0U << CMU_OPCCR1_I2C0CKS_Pos)
·CMU_OPCCR1_I2C0CKS_RCHF (0x1U << CMU_OPCCR1_I2C0CKS_Pos)
¸CMU_OPCCR1_I2C0CKS_SYSCLK (0x2U << CMU_OPCCR1_I2C0CKS_Pos)
ºCMU_OPCCR1_UART1CKE_Pos 9
»CMU_OPCCR1_UART1CKE_Msk (0x1U << CMU_OPCCR1_UART1CKE_Pos)
½CMU_OPCCR1_UART0CKE_Pos 8
¾CMU_OPCCR1_UART0CKE_Msk (0x1U << CMU_OPCCR1_UART0CKE_Pos)
ÀCMU_OPCCR1_UART1CKS_Pos 2
ÅCMU_OPCCR1_UART1CKS_Msk (0x3U << CMU_OPCCR1_UART1CKS_Pos)
ÆCMU_OPCCR1_UART1CKS_APBCLK (0x0U << CMU_OPCCR1_UART1CKS_Pos)
ÇCMU_OPCCR1_UART1CKS_RCHF (0x1U << CMU_OPCCR1_UART1CKS_Pos)
ÈCMU_OPCCR1_UART1CKS_SYSCLK (0x2U << CMU_OPCCR1_UART1CKS_Pos)
ÊCMU_OPCCR1_UART0CKS_Pos 0
ÏCMU_OPCCR1_UART0CKS_Msk (0x3U << CMU_OPCCR1_UART0CKS_Pos)
ÐCMU_OPCCR1_UART0CKS_APBCLK (0x0U << CMU_OPCCR1_UART0CKS_Pos)
ÑCMU_OPCCR1_UART0CKS_RCHF (0x1U << CMU_OPCCR1_UART0CKS_Pos)
ÒCMU_OPCCR1_UART0CKS_SYSCLK (0x2U << CMU_OPCCR1_UART0CKS_Pos)
ÔCMU_OPCCR2_RNGPRSC_Pos 28
ÜCMU_OPCCR2_RNGPRSC_Msk (0x7U << CMU_OPCCR2_RNGPRSC_Pos)
ÝCMU_OPCCR2_RNGPRSC_DIV1 (0x0U << CMU_OPCCR2_RNGPRSC_Pos)
ÞCMU_OPCCR2_RNGPRSC_DIV2 (0x1U << CMU_OPCCR2_RNGPRSC_Pos)
ßCMU_OPCCR2_RNGPRSC_DIV4 (0x2U << CMU_OPCCR2_RNGPRSC_Pos)
àCMU_OPCCR2_RNGPRSC_DIV8 (0x3U << CMU_OPCCR2_RNGPRSC_Pos)
áCMU_OPCCR2_RNGPRSC_DIV16 (0x4U << CMU_OPCCR2_RNGPRSC_Pos)
âCMU_OPCCR2_RNGPRSC_DIV32 (0x5U << CMU_OPCCR2_RNGPRSC_Pos)
äCMU_OPCCR2_NVMCKE_Pos 22
åCMU_OPCCR2_NVMCKE_Msk (0x1U << CMU_OPCCR2_NVMCKE_Pos)
çCMU_OPCCR2_RNGCKE_Pos 21
èCMU_OPCCR2_RNGCKE_Msk (0x1U << CMU_OPCCR2_RNGCKE_Pos)
êCMU_OPCCR2_LPTCKE_Pos 12
ëCMU_OPCCR2_LPTCKE_Msk (0x1U << CMU_OPCCR2_LPTCKE_Pos)
íCMU_OPCCR2_LPTCKS_Pos 8
òCMU_OPCCR2_LPTCKS_Msk (0x3U << CMU_OPCCR2_LPTCKS_Pos)
óCMU_OPCCR2_LPTCKS_APBCLK (0x0U << CMU_OPCCR2_LPTCKS_Pos)
ôCMU_OPCCR2_LPTCKS_LSCLK (0x1U << CMU_OPCCR2_LPTCKS_Pos)
õCMU_OPCCR2_LPTCKS_RCLP (0x2U << CMU_OPCCR2_LPTCKS_Pos)
öCMU_OPCCR2_LPTCKS_PLL_L (0x3U << CMU_OPCCR2_LPTCKS_Pos)
øCMU_OPCCR2_BSTCKE_Pos 4
ùCMU_OPCCR2_BSTCKE_Msk (0x1U << CMU_OPCCR2_BSTCKE_Pos)
ûCMU_OPCCR2_BSTCKS_Pos 0
€CMU_OPCCR2_BSTCKS_Msk (0x3U << CMU_OPCCR2_BSTCKS_Pos)
CMU_OPCCR2_BSTCKS_APBCLK (0x0U << CMU_OPCCR2_BSTCKS_Pos)
‚CMU_OPCCR2_BSTCKS_LSCLK (0x1U << CMU_OPCCR2_BSTCKS_Pos)
ƒCMU_OPCCR2_BSTCKS_RCLP (0x2U << CMU_OPCCR2_BSTCKS_Pos)
„CMU_OPCCR2_BSTCKS_SYSCLK (0x3U << CMU_OPCCR2_BSTCKS_Pos)
£COMPCLK (0x01000000 + CMU_PCLKCR1_COMP_PCE_Pos)
¤SVDCLK (0x01000000 + CMU_PCLKCR1_SVD_PCE_Pos)
¥PADCLK (0x01000000 + CMU_PCLKCR1_PAD_PCE_Pos)
¦ANACCLK (0x01000000 + CMU_PCLKCR1_ANAC_PCE_Pos)
§IWDTCLK (0x01000000 + CMU_PCLKCR1_IWDT_PCE_Pos)
¨SCUCLK (0x01000000 + CMU_PCLKCR1_SCU_PCE_Pos)
©PMUCLK (0x01000000 + CMU_PCLKCR1_PMU_PCE_Pos)
ªRTCCLK (0x01000000 + CMU_PCLKCR1_RTC_PCE_Pos)
«LPTCLK (0x01000000 + CMU_PCLKCR1_LPT_PCE_Pos)
®PAECLK (0x02000000 + CMU_PCLKCR2_PAE_PCE_Pos)
¯SHACLK (0x02000000 + CMU_PCLKCR2_SHA_PCE_Pos)
°CICCLK (0x02000000 + CMU_PCLKCR2_CIC_PCE_Pos)
±WWDTCLK (0x02000000 + CMU_PCLKCR2_WWDT_PCE_Pos)
²RAMBISTCLK (0x02000000 + CMU_PCLKCR2_RAMBIST_PCE_Pos)
³FLASHCLK (0x02000000 + CMU_PCLKCR2_NVM_PCE_Pos)
´DMACLK (0x02000000 + CMU_PCLKCR2_DMA_PCE_Pos)
µLCDCLK (0x02000000 + CMU_PCLKCR2_LCD_PCE_Pos)
¶AESCLK (0x02000000 + CMU_PCLKCR2_AES_PCE_Pos)
·TRNGCLK (0x02000000 + CMU_PCLKCR2_TRNG_PCE_Pos)
¸CRCCLK (0x02000000 + CMU_PCLKCR2_CRC_PCE_Pos)
ºI2C1CLK (0x03000000 + CMU_PCLKCR3_I2C1_PCE_Pos)
»I2C0CLK (0x03000000 + CMU_PCLKCR3_I2C0_PCE_Pos)
¼LPUART1CLK (0x03000000 + CMU_PCLKCR3_LPUART1_PCE_Pos)
½U7816CLK (0x03000000 + CMU_PCLKCR3_U7816_PCE_Pos)
¾LPUART0CLK (0x03000000 + CMU_PCLKCR3_LPUART0_PCE_Pos)
¿UARTIRCLK (0x03000000 + CMU_PCLKCR3_UICR_PCE_Pos)
ÀUART5CLK (0x03000000 + CMU_PCLKCR3_UART5_PCE_Pos)
ÁUART4CLK (0x03000000 + CMU_PCLKCR3_UART4_PCE_Pos)
ÂUART3CLK (0x03000000 + CMU_PCLKCR3_UART3_PCE_Pos)
ÃUART2CLK (0x03000000 + CMU_PCLKCR3_UART2_PCE_Pos)
ÄUART1CLK (0x03000000 + CMU_PCLKCR3_UART1_PCE_Pos)
ÅUART0CLK (0x03000000 + CMU_PCLKCR3_UART0_PCE_Pos)
ÆQSPICLK (0x03000000 + CMU_PCLKCR3_QSPI_PCE_Pos)
ÇSPI4CLK (0x03000000 + CMU_PCLKCR3_SPI4_PCE_Pos)
ÈSPI3CLK (0x03000000 + CMU_PCLKCR3_SPI3_PCE_Pos)
ÉSPI2CLK (0x03000000 + CMU_PCLKCR3_SPI2_PCE_Pos)
ÊSPI1CLK (0x03000000 + CMU_PCLKCR3_SPI1_PCE_Pos)
ËSPI0CLK (0x03000000 + CMU_PCLKCR3_SPI0_PCE_Pos)
ÎET4CLK (0x04000000 + CMU_PCLKCR4_ET4_PCE_Pos)
ÏET3CLK (0x04000000 + CMU_PCLKCR4_ET3_PCE_Pos)
ÐET2CLK (0x04000000 + CMU_PCLKCR4_ET2_PCE_Pos)
ÑET1CLK (0x04000000 + CMU_PCLKCR4_ET1_PCE_Pos)
ÒBT2CLK (0x04000000 + CMU_PCLKCR4_BT2_PCE_Pos)
ÓBT1CLK (0x04000000 + CMU_PCLKCR4_BT1_PCE_Pos)
ÔBSTIMCLK (0x04000000 + CMU_PCLKCR4_BSTIM_PCE_Pos)`T
 




..\Drivers\..\Core\Include\fm33a0xxev_cmu.h
FM33A0XXEV.h

ð
..\Drivers\fm33a0xxev_cmu.hComponent: ARM Compiler 5.06 update 6 (build 750) Tool: ArmCC [4d3637]F:\work\Project\SZV10X_Test\SZV103_FM33A0xxEV_Hard_Test\KEIL_MDKARM*à
FSELW
#RCHFEN
#PCMU_RCHF_InitTypeDef½
)*¢PLLLDBW
#PLLL_EN
#PCMU_PLL_L_InitTypeDefü
/*PLLHDBW
#REFPRSCW
#PLLH_OSELW
#PLLH_INSELW
#PLLH_EN
#PCMU_PLL_H_InitTypeDef?

9*ˆSYSCLKSELW
#AHBPRESW
#APBPRESW
#SLP_ENEXTI
#PCMU_SYSCLK_InitTypeDefº

C*ÛSYSCLK_FrequencyW
#AHBCLK_FrequencyW
#APBCLK_FrequencyW
#RCHF_FrequencyW
#PLL_H_FrequencyW
#XTHF_FrequencyW
#LSCLK_FrequencyW
#PCMU_ClocksType&
N
EFG

_DELAY_H_ 
SYSTICK_CLOCK_SOURCE_SCLK 0xFFFFFF3F
SYSTICK_CLOCK_SOURCE_LSCLK 0xFFFFFF7F
SYSTICK_CLOCK_SOURCE_RFU 0xFFFFFFBF
    SYSTICK_CLOCK_SOURCE_SYSCLK 0xFFFFFFFF
SYSTICK_CLOCK_SOURCE_U_SCLK 0x00000000
SYSTICK_CLOCK_SOURCE_U_LSCLK 0x00000040
 SYSTICK_CLOCK_SOURCE_U_RFU 0x00000080
SYSTICK_CLOCK_SOURCE_U_SYSCLK 0x000000C0
SYSCLOCK_U 12000000\Q
 




..\Hardware\DELAY\..\Drivers\delay.h
fm33a0xxev_cmu.h

à
..\Hardware\DELAY\delay.hComponent: ARM Compiler 5.06 update 6 (build 750) Tool: ArmCC [4d3637]F:\work\Project\SZV10X_Test\SZV103_FM33A0xxEV_Hard_Test\KEIL_MDKARMintNÉ
»"ÂPConditionHookÉ

IJK

XN
 




..\Hardware\DELAY\..\Hardware\DELAY\delay.cdelay.h


4

..\Hardware\DELAY\delay.cComponent: ARM Compiler 5.06 update 6 (build 750) Tool: ArmCC [4d3637]F:\work\Project\SZV10X_Test\SZV103_FM33A0xxEV_Hard_Test\KEIL_MDKARM_Complex long_double_Complex double_Complex floatuvoid)™__va_list__ap
#"øP__builtin_va_listþ

M
!/!


I$>
%


%


%
%    
%C



%C
%


%

 
%
%
%C


%C&I



(( 











1

1

11 I8     I  I8    4! I8     "I#7I$I%I&I    'I(I)

*

+

,
-./

40

41

42
434445.

:;9?I

6.

:;9?

7.

:;9G

8.

:;9?I 9.

:;9? :.

:;9G ;.

:;9?I<.

:;9?=.

:;9G>.

:;9?I

@?.

:;9?

@@.

:;9G

@A.

:;9?I

@
B.

:;9?

@
C.

:;9G

@
D

1

E

1F

1

XYWG

1XYWH.

1

I.

1

@J.

1

@
K.

1L.

<4I?M.

<4?N

IO

PI:;9QI4R

S

T

UVW1X4I    ,Y4I    Z4I[4I,\4I]4I    4^4I    ,4_4I4`4I,4a4I4b41    ,c41d41,e41f1g1hI    iIjIkI    4lI    ,4mI4n1    o1p4I    ?q4I?<r4I,s4It5Iu;v=w
%x<
%Component: ARM Compiler 5.06 update 6 (build 750) Tool: armlink [4d35ed]armlink --partial --no_add_relocs_to_undefined --no_generate_mapping_symbols --diag_suppress=9931,9931,6642 --cpu=Cortex-M0 --fpu=SoftVFP --output=.\objects\delay.o --vfemode=force
Input Comments:p22b4-3Component: ARM Compiler 5.06 update 6 (build 750) Tool: armasm [4d35ec]armasm --debug --diag_suppress=9931,9931,1602,1073 --cpu=Cortex-M0 --fpu=SoftVFP --apcs=/interwork/interwork --no_divide delay.oComponent: ARM Compiler 5.06 update 6 (build 750) Tool: ArmCC [4d3637]ArmCC --c99 --split_sections --debug -c --gnu -o.\objects\delay.o --depend=.\objects\delay.d --cpu=Cortex-M0 --apcs=interwork -O0 --diag_suppress=9931 -I..\Core -I..\Drivers -I..\Core\Include -I..\Hardware -I.\RTE\Device -I..\Hardware\CLOCK -I..\Hardware\DELAY -I..\Hardware\GPIO -I..\Hardware\UART -I..\Hardware\TIM -I..\Function\KEY -I..\Hardware\EXTI -I..\Hardware\RTC -I..\Hardware\ADC -I..\Hardware\I2C -I..\Function\LCD -I..\Function\EXTERN_RTC -I..\Hardware\SPI -I..\Function\GPRS -I..\Function\HARDWARE_WATCHDOG -I..\Function\IR_NEC -I..\Function\MEASURE_INTERACTION -I..\Function\POWER_MANAGE -I..\Function\STORAGE -I..\Function\UPPER_COMPUTER -I..\Function\VALVE -I..\Soft -I..\MultiButton -I..\USMART -I..\Hardware\DMA -I..\Hardware\ON_CHIP_FLASH -I..\Hardware\SVD -I..\Function\OFF_CHIP_FLASH -I..\Hardware\CRC -I..\Function\BOOTLOADER_IAP -I..\Hardware\COMP -I..\Function\E2P -I..\CmBackTrace -I..\Pre_Drivers -I..\Pre_Drivers -I..\Function\PROJECT_TETS -I.\RTE\_UFG220_FM33A0_MainSystem -ID:\Keil5\ARM\PACK\ARM\CMSIS\5.3.0\CMSIS\Include -ID:\Keil5\ARM\PACK\Keil\FM33A0XXEV_DFP\0.0.4\Device\Include -D__MICROLIB -D__UVISION_VERSION=525 -D_RTE_ -D__VTOR_PRESENT --omf_browse=.\objects\delay.crf ..\Hardware\DELAY\delay.c8
885885F85F))Nñÿ
ô ðTð    T
DD !Ú ñÿl 
l _ ìáìÖìÐìÉ

Â
¨
 Ž
t
\
D
+

ù
á
È
¯
–
~
f
N
3

ù

Ü

Ã
!Ÿ


{

A
M

:¿    1~    -<    )
    KÆG‚CF%5Ä>‘:\1(-ó)ÅK—G`C1%5É>‰9G0,Ä(‰JNF
BÎ$“4L=    8Ä/€+;'ý
I¿
Ex
A9
#û3±<r6'?a 
8ã
FØ
F
"ìñÿ 
f@ D!H!H 5µ¹½æêF5µ ¹ ½æ ê F 8<8< 0"40#40$48³1·*8¼@ Ï@Õ!8³·»+ÑÕÙ.é@í.8³·»,ÏÓ×/à@ä/ï@8³·»-ÏÓ×0à@ä0ï@>>>'()8€^„T8¸Z¼PÐ@Ö@ë@ù@

@8·Y»OÕ@ä@ø@
@1
@K
@Z
@k
@…
@”
@¥
@¿
@Î
@ß
@ù
@@(@C@q@‹@š@·@Ò@ý@@*@>@]@x@8¸X¼NÑ@ß@í@û@    
@"
@C
@Z
@s
@”
@«
@¹
@Ð
@Þ
@ì
@ú
@@!@D@V@m@†@¾@ð@"@U@r@¢@@;@9,9R@X9l@9¸9Ý9è@@9*@b@q@@•@ª@8_ƒUÇ=A8¶WºMx@„@8½`ÁV×@B8µ]¹SÈ@Ø9    
@
9L
@]
@p
@„
@•
9Ê
@Û
@ì
@9=@W@q@‰@¢@º@Ó@8³\·R8³[·Q.ARM.attributes.strtab.shstrtab.rel.debug_pubnames.rel.debug_frame.rel.debug_line.rel.debug_info.reli.delay_us.reli.delay_ms.reli.delay_init.symtab.comment.arm_vfe_header__ARM_grp..debug_abbrev.group.2_Am0000_lbphKItke$2_000000__ARM_grp.delay.c.2_Iu0000_7$JZAuxivrc_300000__ARM_grp.delay.h.2_EE0000_7GGSWSTJWL4_300000__ARM_grp.fm33a0xxev_cmu.h.2_Akb000_TlFdFFTukW0_v00000__ARM_grp.system_FM33A0XXEV.h.2_iK2000_$xx4mkEXI33_f00000__ARM_grp.FM33A0XXEV.h.2_YT4000_XZU28XPoz9f_800000__ARM_grp.stdio.h.2_ME1000_NX7tIWtYWHd_f00000__ARM_grp.core_cm0plus.h.2_ko7000_oz_SgrIf9Ea_W00000__ARM_grp.core_cmfunc.h.2_0o1000_LxrOLndRPv6_z00000__ARM_grp.core_cminstr.h.2_cq1000_pIFywSNOsOf_b00000__ARM_grp.stdint.h.2_MG1000_W2MyGZvI3s6_300000.debug_abbrev__ARM_asm.debug_abbrev.1.debug_macinfo.debug_loc.data.revsh_text.rev16_textLib$$Request$$armlib__aeabi_uidivmod__ARM_grp..debug_pubnames$system_FM33A0XXEV.h$.2_iK2000_$xx4mkEXI33_f00000__ARM_grp..debug_pubnames$stdio.h$.2_ME1000_NX7tIWtYWHd_f00000__ARM_grp..debug_macinfo$system_FM33A0XXEV.h$.2_iK2000_$xx4mkEXI33_f00000__ARM_grp..debug_macinfo$stdio.h$.2_ME1000_NX7tIWtYWHd_f00000__ARM_grp..debug_macinfo$stdint.h$.2_MG1000_W2MyGZvI3s6_300000__ARM_grp..debug_macinfo$fm33a0xxev_cmu.h$.2_Akb000_TlFdFFTukW0_v00000__ARM_grp..debug_macinfo$delay.h$.2_EE0000_7GGSWSTJWL4_300000__ARM_grp..debug_macinfo$delay.c$.2_Iu0000_7$JZAuxivrc_300000__ARM_grp..debug_macinfo$core_cminstr.h$.2_cq1000_pIFywSNOsOf_b00000__ARM_grp..debug_macinfo$core_cmfunc.h$.2_0o1000_LxrOLndRPv6_z00000__ARM_grp..debug_macinfo$core_cm0plus.h$.2_ko7000_oz_SgrIf9Ea_W00000__ARM_grp..debug_macinfo$FM33A0XXEV.h$.2_YT4000_XZU28XPoz9f_800000__ARM_grp..debug_line$system_FM33A0XXEV.h$.2_iK2000_$xx4mkEXI33_f00000__ARM_grp..debug_line$stdio.h$.2_ME1000_NX7tIWtYWHd_f00000__ARM_grp..debug_line$stdint.h$.2_MG1000_W2MyGZvI3s6_300000__ARM_grp..debug_line$fm33a0xxev_cmu.h$.2_Akb000_TlFdFFTukW0_v00000__ARM_grp..debug_line$delay.h$.2_EE0000_7GGSWSTJWL4_300000__ARM_grp..debug_line$delay.c$.2_Iu0000_7$JZAuxivrc_300000__ARM_grp..debug_line$core_cminstr.h$.2_cq1000_pIFywSNOsOf_b00000__ARM_grp..debug_line$core_cmfunc.h$.2_0o1000_LxrOLndRPv6_z00000__ARM_grp..debug_line$core_cm0plus.h$.2_ko7000_oz_SgrIf9Ea_W00000__ARM_grp..debug_line$FM33A0XXEV.h$.2_YT4000_XZU28XPoz9f_800000__ARM_grp.system_FM33A0XXEV.h.2_iK2000_$xx4mkEXI33_f00000__ARM_grp.stdio.h.2_ME1000_NX7tIWtYWHd_f00000__ARM_grp.stdint.h.2_MG1000_W2MyGZvI3s6_300000__ARM_grp.fm33a0xxev_cmu.h.2_Akb000_TlFdFFTukW0_v00000__ARM_grp.delay.h.2_EE0000_7GGSWSTJWL4_300000__ARM_grp.delay.c.2_Iu0000_7$JZAuxivrc_300000__ARM_grp.core_cminstr.h.2_cq1000_pIFywSNOsOf_b00000__ARM_grp.core_cmfunc.h.2_0o1000_LxrOLndRPv6_z00000__ARM_grp.core_cm0plus.h.2_ko7000_oz_SgrIf9Ea_W00000__ARM_grp.FM33A0XXEV.h.2_YT4000_XZU28XPoz9f_800000__ARM_grp..debug_info$system_FM33A0XXEV.h$.2_iK2000_$xx4mkEXI33_f00000__ARM_grp..debug_info$stdio.h$.2_ME1000_NX7tIWtYWHd_f00000__ARM_grp..debug_info$stdint.h$.2_MG1000_W2MyGZvI3s6_300000__ARM_grp..debug_info$fm33a0xxev_cmu.h$.2_Akb000_TlFdFFTukW0_v00000__ARM_grp..debug_info$delay.h$.2_EE0000_7GGSWSTJWL4_300000__ARM_grp..debug_info$delay.c$.2_Iu0000_7$JZAuxivrc_300000__ARM_grp..debug_info$core_cminstr.h$.2_cq1000_pIFywSNOsOf_b00000__ARM_grp..debug_info$core_cmfunc.h$.2_0o1000_LxrOLndRPv6_z00000__ARM_grp..debug_info$core_cm0plus.h$.2_ko7000_oz_SgrIf9Ea_W00000__ARM_grp..debug_info$FM33A0XXEV.h$.2_YT4000_XZU28XPoz9f_800000__ARM_grp..debug_abbrev.group.2_Am0000_lbphKItke$2_000000__asm___7_delay_c_f6a9c549____REVSH__asm___7_delay_c_f6a9c549____REV16__ARM_asm.debug_abbrev.1__ARM_grp_.debug_pubnames$31__ARM_grp_.debug_pubnames$24__ARM_grp_.debug_pubnames$17__ARM_grp_.debug_macinfo$4__ARM_grp_.debug_loc$33__ARM_grp_.debug_loc$26__ARM_grp_.debug_loc$19__ARM_grp_.debug_line$29__ARM_grp_.debug_line$22__ARM_grp_.debug_line$15__ARM_grp_.debug_line$1__ARM_grp_.debug_info$30__ARM_grp_.debug_info$23__ARM_grp_.debug_info$16__ARM_grp_.debug_info$9__ARM_grp_.debug_info$2__ARM_grp_.debug_frame$34__ARM_grp_.debug_frame$27__ARM_grp_.debug_frame$20fac_msfac_us.datai.delay_usi.delay_msBuildAttributes$$THM_ISAv3M$S$PE$A:L22$X:L11$S22$IEEE1$IW$USESV6$~STKCKD$USESV7$~SHL$OSPACE$EBA8$REQ8$PRES8$EABIv2i.delay_initBuildAttributes$$THM_ISAv3M$S$PE$A:L22$X:L11$S22$IEEE1$IW$USESV6$~STKCKD$USESV7$~SHL$OSPACE$EBA8$PRES8$EABIv2..\Hardware\DELAY\delay.c.revsh_text.rev16_text..\\Hardware\\DELAY\\delay.c$d.realdata$d$tAJaeabi
Cortex-M0    




C2.09

ARM




@
44
8Š
<H{
„Pl
ÔP.
$
\
(
ð
L
T
\
lð
L
\T
;
°D
;
ôD
;
8D
;
|<
;
¸<
\
ôÀ
\
´Ü
\
ô
\
„ü
\
۟
L
|    @
L
¼    h
L
$
|
L
 
|
#
@
#
\4
#
4

Ä4
'
ø!
'

'
8
ûXP5í
` 
¾€PJ
œ
L
,P
\
|4
‰°PF
Àœ

L
\D
\
 

U¨ PE
¸ 
L
РD
\
!„
 ˜$PD
¨$<
L
ä=˜
\
|>´
ò
0EPK
DEH
L
ŒGP
\
ÜG¸

'
”Ip
¿
JPC
JØ
L
ì[l
\
X\°
…
tPL
tx

L
”u”
\
(và
'
w&
N
0wPI
@wØ:
L
²d
\
|²ô
 
pµPH
€µp

L
ð¶`
\
P·ä
ò4¸PG
D¸
L
P¸\
\
¬¸8

¸ä¹P8í
칤
¨
¿Ÿ
”¿
—”Ɛu5†    $ÍPw    <ÍPh    DÍPX    LÍ0PH    |ÍPX    „Í0P    H    ´ÍP
7    ¼ÍP7    ÌÍP7    ÜÍP 7    ìÍP7    üÍPX    ÎPX    $Î(PX    LÎHPX    ”ÎPPX    äÎPPH    4ÏPH    <ÏPH    DÏP#    LÏP#    TÏP#    \ÏPX    dÏP%X    |Ï@P)X    ¼Ï
P-X    ¼Ð
P1X    LÒ P5#    lÒP6X    tÒ(P:X    œÒ P>#    ¼ÒP?X    ÄÒ¸PCX    |ÓPGX    ”ÓPK¬ÓL
øÖ;

p3åd